Pendahuluan PCIe 6.0

Organisasi PCI-SIG telah mengumumkan rilis resmi standar spesifikasi PCIe 6.0 v1.0, yang menyatakan telah selesai.

Sesuai dengan konvensi, kecepatan bandwidth terus berlipat ganda, hingga 128GB/s (satu arah) pada x16, dan karena teknologi PCIe memungkinkan aliran data dua arah full-duplex, total throughput dua arah adalah 256GB/s. Menurut rencana, akan ada contoh komersial 12 hingga 18 bulan setelah publikasi standar, yaitu sekitar tahun 2023, dan seharusnya pertama kali pada platform server. PCIe 6.0 akan hadir paling cepat pada akhir tahun ini, dengan bandwidth 256GB/s.

Kembali ke teknologi itu sendiri, PCIe 6.0 dianggap sebagai perubahan terbesar dalam sejarah PCIe yang hampir berusia 20 tahun. Sejujurnya, PCIe 4.0/5.0 hanyalah modifikasi kecil dari 3.0, seperti pengkodean 128b/130b berdasarkan NRZ (Non-Return-to-Zero).

PCIe 6.0 beralih ke pensinyalan pulsa AM PAM4, pengkodean 1B-1B, satu sinyal dapat memiliki empat keadaan pengkodean (00/01/10/11), dua kali lipat dari sebelumnya, memungkinkan frekuensi hingga 30GHz. Namun, karena sinyal PAM4 lebih rapuh daripada NRZ, ia dilengkapi dengan mekanisme koreksi kesalahan maju FEC untuk mengoreksi kesalahan sinyal pada tautan dan memastikan integritas data.

Selain PAM4 dan FEC, teknologi utama terakhir dalam PCIe 6.0 adalah penggunaan pengkodean FLIT (Flow Control Unit) pada tingkat logis. Sebenarnya, PAM4 dan FLIT bukanlah teknologi baru, karena telah lama diterapkan pada Ethernet berkecepatan ultra tinggi 200G+, alasan PAM4 gagal dipromosikan secara besar-besaran adalah karena biaya lapisan fisiknya terlalu tinggi.

Selain itu, PCIe 6.0 tetap kompatibel dengan versi sebelumnya.

PCIe 6.0 terus menggandakan bandwidth I/O menjadi 64GT/s sesuai tradisi, yang diterapkan pada bandwidth searah PCIe 6.0X1 aktual sebesar 8GB/s, bandwidth searah PCIe 6.0×16 sebesar 128GB/s, dan bandwidth dua arah PCIe 6.0×16 sebesar 256GB/s. SSD PCIe 4.0 x4, yang banyak digunakan saat ini, hanya membutuhkan PCIe 6.0 x1 untuk melakukannya.

PCIe 6.0 akan melanjutkan pengkodean 128b/130b yang diperkenalkan pada era PCIe 3.0. Selain CRC asli, menarik untuk dicatat bahwa protokol saluran baru ini juga mendukung pengkodean PAM-4 yang digunakan pada Ethernet dan GDDR6x, menggantikan PCIe 5.0 NRZ. Lebih banyak data dapat dikemas dalam satu saluran dalam jumlah waktu yang sama, serta mekanisme koreksi kesalahan data latensi rendah yang dikenal sebagai koreksi kesalahan maju (FEC) untuk membuat peningkatan bandwidth menjadi layak dan andal.

Banyak orang mungkin bertanya-tanya, bandwidth PCIe 3.0 seringkali tidak terpakai, lalu apa gunanya PCIe 6.0? Karena meningkatnya aplikasi yang membutuhkan banyak data, termasuk kecerdasan buatan, saluran IO dengan kecepatan transmisi yang lebih cepat semakin menjadi permintaan pelanggan di pasar profesional, dan bandwidth tinggi teknologi PCIe 6.0 dapat sepenuhnya membuka potensi kinerja produk yang membutuhkan bandwidth IO tinggi termasuk akselerator, pembelajaran mesin, dan aplikasi HPC. PCI-SIG juga berharap dapat memanfaatkan pertumbuhan industri otomotif, yang merupakan titik fokus bagi semikonduktor, dan PCI-Special Interest Group telah membentuk kelompok kerja Teknologi PCIe baru untuk fokus pada bagaimana meningkatkan adopsi teknologi PCIe di industri otomotif, karena peningkatan permintaan bandwidth di ekosistem tersebut sudah jelas. Namun, karena mikroprosesor, GPU, perangkat IO, dan penyimpanan data dapat dihubungkan ke saluran data, PC untuk mendapatkan dukungan antarmuka PCIe 6.0, produsen motherboard perlu lebih berhati-hati dalam mengatur kabel yang dapat menangani sinyal berkecepatan tinggi, dan produsen chipset juga perlu melakukan persiapan yang relevan. Juru bicara Intel menolak untuk mengatakan kapan dukungan PCIe 6.0 akan ditambahkan ke perangkat, tetapi mengkonfirmasi bahwa Alder Lake untuk konsumen dan Sapphire Rapids serta Ponte Vecchio untuk server akan mendukung PCIe 5.0. NVIDIA juga menolak untuk mengatakan kapan PCIe 6.0 akan diperkenalkan. Namun, DPU BlueField-3 untuk pusat data sudah mendukung PCIe 5.0; Spesifikasi PCIe hanya menentukan fungsi, kinerja, dan parameter yang perlu diimplementasikan pada lapisan fisik, tetapi tidak menentukan bagaimana cara mengimplementasikannya. Dengan kata lain, produsen dapat merancang struktur lapisan fisik PCIe sesuai dengan kebutuhan dan kondisi aktual mereka sendiri untuk memastikan fungsionalitas! Produsen kabel dapat memiliki lebih banyak ruang untuk berinovasi!