Pengantar PCIe 6.0

Organisasi PCI-SIG telah mengumumkan peluncuran resmi standar spesifikasi PCIe 6.0 v1.0, yang menyatakan telah selesai.

Melanjutkan konvensi, kecepatan bandwidth terus meningkat dua kali lipat, hingga 128GB/dtk (satu arah) pada x16, dan karena teknologi PCIe memungkinkan aliran data dua arah dupleks penuh, total throughput dua arah adalah 256GB/dtk. Rencananya, akan ada contoh komersial 12 hingga 18 bulan setelah publikasi standar, yaitu sekitar tahun 2023, dan seharusnya sudah tersedia di platform server terlebih dahulu. PCIe 6.0 akan hadir paling cepat akhir tahun ini, dengan bandwidth 256GB/dtk.

Kembali ke teknologi itu sendiri, PCIe 6.0 dianggap sebagai perubahan terbesar dalam sejarah PCIe yang hampir 20 tahun. Sejujurnya, PCIe 4.0/5.0 merupakan modifikasi kecil dari 3.0, seperti pengkodean 128b/130b berdasarkan NRZ (Non-Return-to-Zero).

PCIe 6.0 beralih ke pensinyalan AM pulsa PAM4, dengan pengkodean 1B-1B. Satu sinyal dapat memiliki empat status pengkodean (00/01/10/11), dua kali lipat dari sebelumnya, memungkinkan frekuensi hingga 30GHz. Namun, karena sinyal PAM4 lebih rapuh daripada NRZ, sinyal ini dilengkapi dengan mekanisme koreksi kesalahan maju FEC untuk mengoreksi kesalahan sinyal dalam tautan dan memastikan integritas data.

Selain PAM4 dan FEC, teknologi utama terakhir dalam PCIe 6.0 adalah penggunaan pengkodean FLIT (Flow Control Unit) pada tingkat logis. Sebenarnya, PAM4 dan FLIT bukanlah teknologi baru. Teknologi ini telah lama diterapkan pada Ethernet berkecepatan ultra-tinggi 200G+. Namun, PAM4 gagal dipromosikan secara besar-besaran karena biaya lapisan fisiknya terlalu tinggi.

Selain itu, PCIe 6.0 tetap kompatibel dengan versi sebelumnya.

PCIe 6.0 terus menggandakan bandwidth I/O menjadi 64GT/dtk sesuai tradisi, yang diterapkan pada bandwidth unidirectional PCIe 6.0X1 aktual sebesar 8GB/dtk, bandwidth unidirectional PCIe 6.0x16 sebesar 128GB/dtk, dan bandwidth bidirectional PCIe 6.0x16 sebesar 256GB/dtk. SSD PCIe 4.0 x4, yang banyak digunakan saat ini, hanya membutuhkan PCIe 6.0 x1 untuk melakukannya.

PCIe 6.0 akan melanjutkan pengkodean 128b/130b yang diperkenalkan di era PCIe 3.0. Selain CRC asli, menarik untuk dicatat bahwa protokol kanal baru ini juga mendukung pengkodean PAM-4 yang digunakan dalam Ethernet dan GDDR6x, menggantikan PCIe 5.0 NRZ. Lebih banyak data dapat dikemas dalam satu kanal dalam waktu yang sama, serta mekanisme koreksi kesalahan data latensi rendah yang dikenal sebagai koreksi kesalahan maju (FEC) untuk membuat peningkatan bandwidth menjadi lebih mudah dan andal.

Banyak orang mungkin bertanya-tanya, bandwidth PCIe 3.0 seringkali tidak terpakai, lalu apa gunanya PCIe 6.0? Karena meningkatnya aplikasi yang membutuhkan banyak data, termasuk kecerdasan buatan, saluran IO dengan kecepatan transmisi yang lebih cepat semakin diminati pelanggan di pasar profesional. Bandwidth tinggi dari teknologi PCIe 6.0 dapat sepenuhnya memaksimalkan kinerja produk yang membutuhkan bandwidth IO tinggi, termasuk akselerator, pembelajaran mesin, dan aplikasi HPC. PCI-SIG juga berharap dapat memanfaatkan industri otomotif yang sedang berkembang, yang merupakan pusat semikonduktor. PCI-Special Interest Group telah membentuk kelompok kerja Teknologi PCIe baru untuk berfokus pada cara meningkatkan adopsi teknologi PCIe di industri otomotif, mengingat peningkatan permintaan bandwidth ekosistem yang nyata. Namun, karena mikroprosesor, GPU, perangkat IO, dan penyimpanan data dapat dihubungkan ke saluran data, PC perlu mendapatkan dukungan antarmuka PCIe 6.0. Produsen motherboard perlu ekstra hati-hati dalam mengatur kabel yang dapat menangani sinyal berkecepatan tinggi, dan produsen chipset juga perlu melakukan persiapan yang relevan. Juru bicara Intel menolak menyebutkan kapan dukungan PCIe 6.0 akan ditambahkan ke perangkat, tetapi mengonfirmasi bahwa Alder Lake untuk konsumen dan Sapphire Rapids serta Ponte Vecchio untuk sisi server akan mendukung PCIe 5.0. NVIDIA juga menolak menyebutkan kapan PCIe 6.0 akan diperkenalkan. Namun, BlueField-3 DPU untuk pusat data sudah mendukung PCIe 5.0; Spesifikasi PCIe hanya menentukan fungsi, kinerja, dan parameter yang perlu diimplementasikan pada lapisan fisik, tetapi tidak menentukan cara penerapannya. Dengan kata lain, produsen dapat merancang struktur lapisan fisik PCIe sesuai dengan kebutuhan dan kondisi aktual mereka sendiri untuk memastikan fungsionalitas! Produsen kabel dapat memanfaatkan lebih banyak ruang!