Pengantar spesifikasi PCIe 5.0

• Pengantar spesifikasi PCIe 5.0

Spesifikasi PCIe 4.0 selesai pada tahun 2017, tetapi belum didukung oleh platform konsumen hingga seri Ryzen 3000 7nm AMD, dan sebelumnya hanya produk seperti superkomputer, penyimpanan berkecepatan tinggi kelas perusahaan, dan perangkat jaringan yang menggunakan teknologi PCIe 4.0. Meskipun teknologi PCIe 4.0 belum diterapkan secara besar-besaran, organisasi PCI-SIG telah lama mengembangkan PCIe 5.0 yang lebih cepat, dengan kecepatan sinyal yang berlipat ganda dari 16GT/s menjadi 32GT/s, bandwidth dapat mencapai 128GB/s, dan spesifikasi versi 0.9/1.0 telah selesai. Teks standar PCIe 6.0 versi v0.7 telah dikirim ke anggota, dan pengembangan standar berjalan sesuai rencana. Kecepatan transfer data (pin rate) PCIe 6.0 telah ditingkatkan menjadi 64 GT/s, yang merupakan 8 kali lipat dari PCIe 3.0, dan bandwidth pada saluran x16 dapat lebih besar dari 256 GB/s. Dengan kata lain, kecepatan PCIe 3.0 x8 saat ini hanya membutuhkan satu saluran PCIe 6.0 untuk mencapainya. Sejauh versi v0.7, PCIe 6.0 telah mencapai sebagian besar fitur yang diumumkan sebelumnya, tetapi konsumsi daya masih perlu ditingkatkan lebih lanjut.d, dan standar tersebut baru saja memperkenalkan perangkat konfigurasi daya L0p. Tentu saja, setelah pengumuman pada tahun 2021, PCIe 6.0 dapat tersedia secara komersial paling cepat pada tahun 2023 atau 2024. Misalnya, PCIe 5.0 disetujui pada tahun 2019, dan baru sekarang ada kasus aplikasinya.

Dibandingkan dengan spesifikasi standar sebelumnya, spesifikasi PCIe 4.0 hadir relatif terlambat. Spesifikasi PCIe 3.0 diperkenalkan pada tahun 2010, 7 tahun setelah diperkenalkannya PCIe 4.0, sehingga masa pakai spesifikasi PCIe 4.0 mungkin singkat. Secara khusus, beberapa vendor telah mulai mendesain perangkat lapisan fisik PCIe 5.0 PHY.

Organisasi PCI-SIG memperkirakan kedua standar tersebut akan hidup berdampingan untuk beberapa waktu, dan PCIe 5.0 terutama digunakan untuk perangkat berkinerja tinggi dengan kebutuhan throughput yang lebih tinggi, seperti GPU untuk AI, perangkat jaringan, dan sebagainya, yang berarti bahwa PCIe 5.0 lebih mungkin muncul di lingkungan pusat data, jaringan, dan HPC. Perangkat dengan kebutuhan bandwidth yang lebih rendah, seperti komputer desktop, dapat menggunakan PCIe 4.0.

Untuk PCIe 5.0, laju sinyal telah ditingkatkan dari 16GT/s pada PCIe 4.0 menjadi 32GT/s, masih menggunakan encoding 128/130, dan bandwidth x16 telah ditingkatkan dari 64GB/s menjadi 128GB/s.

Selain menggandakan bandwidth, PCIe 5.0 membawa perubahan lain, mengubah desain listrik untuk meningkatkan integritas sinyal, kompatibilitas mundur dengan PCIe, dan banyak lagi. Selain itu, PCIe 5.0 telah dirancang dengan standar baru yang mengurangi latensi dan pelemahan sinyal pada jarak jauh.

Organisasi PCI-SIG memperkirakan akan menyelesaikan spesifikasi versi 1.0 pada kuartal pertama tahun ini, tetapi mereka dapat mengembangkan standar, namun mereka tidak dapat mengontrol kapan perangkat terminal diperkenalkan ke pasar, dan diperkirakan perangkat PCIe 5.0 pertama akan diluncurkan tahun ini, dan lebih banyak produk akan muncul pada tahun 2020. Namun, kebutuhan akan kecepatan yang lebih tinggi mendorong badan standar untuk mendefinisikan generasi PCI Express berikutnya. Tujuan PCIe 5.0 adalah untuk meningkatkan kecepatan standar dalam waktu sesingkat mungkin. Oleh karena itu, PCIe 5.0 dirancang hanya untuk meningkatkan kecepatan ke standar PCIe 4.0 tanpa fitur baru signifikan lainnya.

Sebagai contoh, PCIe 5.0 tidak mendukung sinyal PAM 4 dan hanya mencakup fitur-fitur baru yang diperlukan agar standar PCIe dapat mendukung 32 GT/s dalam waktu sesingkat mungkin.

Tantangan perangkat keras

Tantangan utama dalam mempersiapkan produk untuk mendukung PCI Express 5.0 akan terkait dengan panjang kanal. Semakin cepat laju sinyal, semakin tinggi frekuensi pembawa sinyal yang ditransmisikan melalui papan PC. Dua jenis kerusakan fisik membatasi sejauh mana para insinyur dapat menyebarkan sinyal PCIe:

· 1. Pelemahan saluran

· 2. Refleksi yang terjadi di dalam saluran akibat diskontinuitas impedansi pada pin, konektor, lubang tembus, dan struktur lainnya.

Spesifikasi PCIe 5.0 menggunakan saluran dengan redaman -36dB pada 16 GHz. Frekuensi 16 GHz mewakili frekuensi Nyquist untuk sinyal digital 32 GT/s. Misalnya, ketika sinyal PCIe 5.0 dimulai, tegangan puncak-ke-puncak tipikalnya mungkin mencapai 800 mV. Namun, setelah melewati saluran -36dB yang direkomendasikan, kemiripan dengan pola mata terbuka akan hilang. Hanya dengan menerapkan ekualisasi berbasis pemancar (de-aksentuasi) dan ekualisasi penerima (kombinasi CTLE dan DFE) sinyal PCIe 5.0 dapat melewati saluran sistem dan diinterpretasikan secara akurat oleh penerima. Tinggi mata minimum yang diharapkan dari sinyal PCIe 5.0 adalah 10mV (setelah ekualisasi). Bahkan dengan pemancar jitter rendah yang hampir sempurna, redaman saluran yang signifikan mengurangi amplitudo sinyal hingga titik di mana jenis kerusakan sinyal lain yang disebabkan oleh refleksi dan crosstalk dapat ditutup untuk mengembalikan pola mata.