Pengantar spesifikasi PCIe 5.0

• Pengantar spesifikasi PCIe 5.0

Spesifikasi PCIe 4.0 selesai pada tahun 2017, tetapi tidak didukung oleh platform konsumen hingga seri 7nm Rydragon 3000 AMD, dan sebelumnya hanya produk seperti superkomputer, penyimpanan berkecepatan tinggi kelas perusahaan, dan perangkat jaringan yang menggunakan teknologi PCIe 4.0.Meskipun teknologi PCIe 4.0 belum diterapkan dalam skala besar, organisasi PCI-SIG telah lama mengembangkan PCIe 5.0 yang lebih cepat, kecepatan sinyal meningkat dua kali lipat dari saat ini 16GT/s menjadi 32GT/s, dan bandwidth dapat mencapai 128GB/ s, dan spesifikasi versi 0.9/1.0 telah selesai.Teks standar PCIe 6.0 versi v0.7 telah dikirimkan ke anggota, dan pengembangan standar berjalan sesuai rencana.Kecepatan pin PCIe 6.0 telah ditingkatkan menjadi 64 GT/dtk, 8 kali lipat dari PCIe 3.0, dan bandwidth di saluran x16 bisa lebih besar dari 256 GB/dtk.Dengan kata lain, kecepatan PCIe 3.0 x8 saat ini hanya membutuhkan satu saluran PCIe 6.0 untuk mencapainya.Sejauh menyangkut v0.7, PCIe 6.0 telah mencapai sebagian besar fitur yang diumumkan sebelumnya, namun konsumsi daya masih terus meningkatd, dan standar baru memperkenalkan perlengkapan konfigurasi daya L0p.Tentu saja, setelah diumumkan pada tahun 2021, PCIe 6.0 dapat tersedia secara komersial paling cepat pada tahun 2023 atau 2024.Misalnya, PCIe 5.0 disetujui pada tahun 2019, dan baru sekarang ada kasus penerapannya

Dibandingkan dengan spesifikasi standar sebelumnya, spesifikasi PCIe 4.0 hadir relatif terlambat.Spesifikasi PCIe 3.0 diperkenalkan pada tahun 2010, 7 tahun setelah diperkenalkannya PCIe 4.0, sehingga umur spesifikasi PCIe 4.0 mungkin pendek.Secara khusus, beberapa vendor telah mulai merancang perangkat lapisan fisik PCIe 5.0 PHY.

Organisasi PCI-SIG mengharapkan kedua standar tersebut dapat hidup berdampingan untuk beberapa waktu, dan PCIe 5.0 terutama digunakan untuk perangkat berkinerja tinggi dengan persyaratan throughput yang lebih tinggi, seperti GPU untuk AI, perangkat jaringan, dan sebagainya, yang berarti bahwa PCIe 5.0 adalah lebih mungkin muncul di lingkungan pusat data, jaringan, dan HPC.Perangkat dengan kebutuhan bandwidth lebih sedikit, seperti desktop, dapat menggunakan PCIe 4.0.

Untuk PCIe 5.0, kecepatan sinyal telah ditingkatkan dari PCIe 4.0 16GT/s menjadi 32GT/s, masih menggunakan pengkodean 128/130, dan bandwidth x16 telah ditingkatkan dari 64GB/s menjadi 128GB/s.

Selain menggandakan bandwidth, PCIe 5.0 menghadirkan perubahan lain, mengubah desain kelistrikan untuk meningkatkan integritas sinyal, kompatibilitas mundur dengan PCIe, dan banyak lagi.Selain itu, PCIe 5.0 telah dirancang dengan standar baru yang mengurangi latensi dan redaman sinyal jarak jauh.

Organisasi PCI-SIG mengharapkan untuk menyelesaikan spesifikasi versi 1.0 pada Q1 tahun ini, tetapi mereka dapat mengembangkan standar, tetapi mereka tidak dapat mengontrol kapan perangkat terminal diperkenalkan ke pasar, dan diharapkan PCIe 5.0 pertama perangkat akan debut tahun ini, dan lebih banyak produk akan muncul pada tahun 2020. Namun, kebutuhan akan kecepatan yang lebih tinggi mendorong badan standar untuk menentukan PCI Express generasi berikutnya.Tujuan PCIe 5.0 adalah meningkatkan kecepatan standar dalam waktu sesingkat mungkin.Oleh karena itu, PCIe 5.0 dirancang untuk sekadar meningkatkan kecepatan ke standar PCIe 4.0 tanpa fitur baru yang signifikan lainnya.

Misalnya, PCIe 5.0 tidak mendukung sinyal PAM 4 dan hanya menyertakan fitur baru yang diperlukan untuk memungkinkan standar PCIe mendukung 32 GT/s dalam waktu sesingkat mungkin.

Tantangan perangkat keras

Tantangan utama dalam mempersiapkan produk untuk mendukung PCI Express 5.0 terkait dengan panjang saluran.Semakin cepat laju sinyal, semakin tinggi frekuensi pembawa sinyal yang dikirimkan melalui papan PC.Dua jenis kerusakan fisik membatasi sejauh mana teknisi dapat menyebarkan sinyal PCIe:

· 1. Atenuasi saluran

· 2. Refleksi yang terjadi pada saluran akibat diskontinuitas impedansi pada pin, konektor, lubang tembus dan struktur lainnya.

Spesifikasi PCIe 5.0 menggunakan saluran dengan redaman -36dB pada 16 GHz.Frekuensi 16 GHz mewakili frekuensi Nyquist untuk sinyal digital 32 GT/s.Misalnya, saat sinyal PCIe5.0 dimulai, sinyal tersebut mungkin memiliki tegangan puncak-ke-puncak sebesar 800 mV.Namun, setelah melewati saluran -36dB yang direkomendasikan, kemiripan apa pun dengan mata terbuka akan hilang.Hanya dengan menerapkan pemerataan berbasis pemancar (de-accentuating) dan pemerataan penerima (kombinasi CTLE dan DFE) sinyal PCIe5.0 dapat melewati saluran sistem dan diinterpretasikan secara akurat oleh penerima.Ketinggian mata minimum yang diharapkan dari sinyal PCIe 5.0 adalah 10mV (pasca pemerataan).Bahkan dengan pemancar jitter rendah yang hampir sempurna, pelemahan saluran yang signifikan mengurangi amplitudo sinyal ke titik di mana jenis kerusakan sinyal lainnya yang disebabkan oleh pantulan dan crosstalk dapat ditutup untuk memulihkan penglihatan.